IBM acaba de hacer algo que la industria de los semiconductores pensaba que aún estaba a años de distancia: demostró una tecnología de chip funcional que rompe la barrera de 1 nanómetro. El chip sub-1 nm de IBM, que funciona en un nodo de 0,7 nanómetros, no es solo una versión más pequeña de lo que existía antes. Representa una forma fundamentalmente diferente de construir transistores, y podría cambiar lo que es posible en la computación de IA, los centros de datos de bajo consumo y la electrónica de consumo durante la próxima década.
Summary
Puntos clave
- IBM ha presentado la primera tecnología de chip sub-1 nanómetro del mundo, que funciona en un nodo de 0,7 nm utilizando una nueva arquitectura de nanostack.
- El chip integra casi 100 mil millones de transistores en una superficie del tamaño de una uña al apilarlos verticalmente en capas 3D.
- En comparación con su predecesor de 2 nm de IBM, el nuevo diseño ofrece hasta un 50% más de rendimiento o hasta un 70% más de eficiencia energética.
- La memoria SRAM integrada en el chip demostró un escalado del 40%, una métrica clave para el soporte de cargas de trabajo de IA.
- Se trata de un hito de investigación, no de un producto comercial: IBM estima que la producción podría llegar en un plazo de cinco años si el enfoque escala de forma competitiva.
IBM anuncia el primer chip sub-1 nanómetro del mundo
El anuncio se produjo el 25 de junio de 2026 e inmediatamente planteó la pregunta con la que la industria de los chips ha estado lidiando silenciosamente durante años: ¿la Ley de Moore realmente ha llegado a su fin, o alguien acaba de encontrar un desvío?
La respuesta de IBM, al menos por ahora, es un desvío, y uno dramático. El nodo de 0,7 nm no es un paso incremental. Cruza un umbral que muchos ingenieros consideraban el límite práctico de la miniaturización de transistores de silicio. Para llegar allí, IBM no solo hizo los transistores más pequeños en el sentido tradicional. Reconstruyó toda la arquitectura desde cero.
Tecnología revolucionaria de nodo de 0,7 nm
El estándar actual de la industria se sitúa alrededor de los 2 nanómetros, ya de por sí increíblemente pequeño, aproximadamente el ancho de unos pocos átomos. La nueva tecnología de IBM se sitúa en 0,7 nm, lo que la convierte en la primera tecnología de chip conocida en el mundo por debajo de la marca de 1 nanómetro. Para ponerlo en perspectiva: un nanómetro es una milmillonésima parte de un metro, y los transistores a esta escala operan en el límite de lo que la física clásica permite cómodamente.
Jay Gambetta, Director de IBM Research y miembro de IBM Fellow, lo calificó como «un momento histórico en la computación, que lleva la tecnología más allá de la era del nanómetro hasta la escala de los átomos». Sus palabras tienen peso: IBM tiene un largo historial de primicias en semiconductores, y la comunidad de investigación se toma estos anuncios en serio incluso cuando los plazos comerciales siguen siendo inciertos.
Arquitectura Nanostack y apilamiento 3D de transistores
El secreto detrás de este avance es lo que IBM denomina la arquitectura nanostack, el primer diseño de transistores de la industria basado en nanosheets tridimensionales. En lugar de seguir reduciendo los transistores sobre un plano bidimensional y plano (el enfoque que ha impulsado el progreso de los chips durante décadas), IBM los apila y escalona verticalmente en capas 3D utilizando una técnica llamada integración secuencial 3D.
El profesor Alan Woodward, científico informático de la Universidad de Surrey, ofreció una comparación accesible: si los esfuerzos actuales de chips 3D de rivales como Samsung e Intel son el equivalente a edificios de 30 a 50 pisos, la propuesta NanoStack de IBM es como un rascacielos de 100 pisos. «Creo que es justo decir que las propuestas de IBM son las más ambiciosas», dijo.
Esa ambición conlleva desafíos de ingeniería reales. El calor es una preocupación importante: los transistores lo generan al conmutar y, en pilas verticales densas, ese calor no tiene un lugar fácil al que ir. También hay problemas relacionados con la separación de capas: si las capas aislantes entre transistores son demasiado delgadas, los transistores pueden no apagarse correctamente. La capacidad de IBM para sortear estos problemas a gran escala definirá si esta tecnología realmente llega a la producción.
Avances técnicos y métricas de rendimiento
Las cifras principales son llamativas desde cualquier punto de vista.
Densidad de transistores y tamaño del chip
El diseño nanostack integra casi 100 mil millones de transistores en un chip aproximadamente del tamaño de una uña humana. Esa densidad es posible gracias a ir hacia lo vertical, apilando capas que un diseño plano convencional simplemente no podría acomodar a esta escala.
Mejoras en rendimiento y eficiencia energética
Frente al propio predecesor de 2 nm de IBM, el chip de 0,7 nm ofrece hasta un 50% más de rendimiento o, alternativamente, hasta un 70% más de eficiencia energética ejecutando cargas de trabajo equivalentes. El planteamiento de «rendimiento o eficiencia» es deliberado: los diseñadores de chips pueden ajustar la misma arquitectura subyacente para obtener velocidad bruta o menor consumo de energía, según lo que exija la aplicación.
Esa flexibilidad importa enormemente en este momento. El auge de la IA generativa ha convertido el consumo energético de los centros de datos en uno de los problemas más apremiantes de la industria tecnológica. Las granjas de servidores están tensionando las redes eléctricas y exigiendo sistemas de refrigeración a escala industrial. Un chip que ofrece la misma capacidad de cómputo con un 70% menos de energía no es solo un logro técnico: es una posible respuesta a una crisis de infraestructura muy costosa y muy real.
Escalado de SRAM para cargas de trabajo de IA
Más allá de la potencia de procesamiento bruta, IBM validó el enfoque nanostack con inversores CMOS funcionales y demostró un escalado del 40% en SRAM, la memoria rápida integrada en el chip que alimenta directamente de datos al procesador. Para las cargas de trabajo de IA, donde los modelos extraen constantemente enormes cantidades de datos de la memoria, una memoria integrada más rápida y densa es tan importante como el propio recuento de transistores. Una mejora del 40% en el escalado de SRAM en este nodo es una señal significativa de que la arquitectura funciona para los tipos de cargas de trabajo que más importan en este momento.
Desarrollo, perspectivas de producción y colaboración en la industria
Esta tecnología se está desarrollando en un centro de investigación de vanguardia en Albany, Nueva York, que pronto albergará una herramienta de litografía EUV High-NA de ASML, la máquina de impresión de chips más avanzada disponible actualmente, capaz de grabar circuitos con la precisión que exige este nodo. La disponibilidad y preparación del equipo EUV High-NA es en sí misma un factor en la rapidez con la que esta investigación puede pasar a la producción.
Cronograma para la producción
IBM estima que la producción podría ser viable en un plazo de cinco años, siempre que el enfoque nanostack demuestre ser escalable y ningún competidor alcance antes este hito. Ese planteamiento condicional es honesto: escalar un prototipo de investigación a una fabricación de alto volumen es un desafío completamente diferente a demostrarlo en un laboratorio. La historia del desarrollo de semiconductores está llena de impresionantes avances de investigación que tardaron más de lo esperado en convertirse en productos, o que nunca lo hicieron.
Socios de colaboración
IBM no persigue esto en solitario. Lam Research, Tokyo Electron y SCREEN Semiconductor Solutions están colaborando en el desarrollo de procesos necesario para convertir nanostack en una tecnología fabricable. Son nombres importantes en equipos de semiconductores: su participación indica que el ecosistema de la industria se está tomando esto en serio, y no lo está tratando como una mera curiosidad de investigación.
Lo que hace significativa esta colaboración es lo que implica sobre la fabricabilidad. Las asociaciones con fabricantes de equipos en esta fase sugieren que IBM ya está pensando en la ingeniería de procesos necesaria para la producción, no solo en la física del dispositivo en sí. Conseguir que los fabricantes de equipos de clase mundial se involucren desde el principio es exactamente lo que hace una empresa cuando cree que un avance de investigación tiene una vía creíble hacia la comercialización.
Gambetta enmarcó el cambio arquitectónico en términos amplios: «Con nuestra nueva arquitectura nanostack, no solo estamos haciendo transistores más pequeños, estamos reinventando cómo se construyen los chips para ofrecer mucha más potencia y eficiencia energética». Si esa reinvención se mantiene a escala de producción, podría extender la Ley de Moore durante al menos otra década más allá de lo que la mayoría de los analistas habían previsto y reconfigurar la economía del hardware de IA en el proceso.
Preguntas frecuentes
¿Cuál es la importancia del chip de 0,7 nanómetros de IBM?
Es la primera tecnología de chip sub-1 nanómetro del mundo, que utiliza una novedosa arquitectura 3D nanostack que permite una densidad de transistores mucho mayor — casi 100 mil millones en un chip del tamaño de una uña — y una eficiencia energética mejorada en comparación con generaciones anteriores.
¿En qué se diferencia la arquitectura nanostack de IBM de los diseños de chips tradicionales?
En lugar de reducir los transistores sobre una superficie plana y bidimensional, el enfoque nanostack de IBM los apila y escalona verticalmente en capas 3D utilizando integración secuencial 3D. Esto aumenta la densidad de transistores sin depender únicamente de la miniaturización lateral, que se está acercando a sus límites físicos.
¿Qué mejoras de rendimiento ofrece el nuevo chip de IBM en comparación con los chips de 2 nm de la generación anterior?
El chip de 0,7 nm ofrece hasta un 50% más de rendimiento o hasta un 70% más de eficiencia energética en comparación con el predecesor de 2 nm de IBM, dependiendo de cómo se configure la arquitectura para una aplicación determinada.
¿Cuándo podría producirse comercialmente la tecnología de chip sub-1 nm de IBM?
IBM estima que la producción podría producirse en un plazo de cinco años, siempre que la tecnología nanostack demuestre ser escalable a una fabricación de alto volumen y siga siendo competitiva frente a los avances de otras empresas de semiconductores.
{«@context»:»https://schema.org»,»@type»:»FAQPage»,»mainEntity»:[{«@type»:»Question»,»name»:»¿Cuál es la importancia del chip de 0,7 nanómetros de IBM?»,»acceptedAnswer»:{«@type»:»Answer»,»text»:»Es la primera tecnología de chip sub-1 nanómetro del mundo, que utiliza una novedosa arquitectura 3D nanostack que permite una densidad de transistores mucho mayor — casi 100 mil millones en un chip del tamaño de una uña — y una eficiencia energética mejorada en comparación con generaciones anteriores.»}},{«@type»:»Question»,»name»:»¿En qué se diferencia la arquitectura nanostack de IBM de los diseños de chips tradicionales?»,»acceptedAnswer»:{«@type»:»Answer»,»text»:»En lugar de reducir los transistores sobre una superficie plana y bidimensional, el enfoque nanostack de IBM los apila y escalona verticalmente en capas 3D utilizando integración secuencial 3D. Esto aumenta la densidad de transistores sin depender únicamente de la miniaturización lateral, que se está acercando a sus límites físicos.»}},{«@type»:»Question»,»name»:»¿Qué mejoras de rendimiento ofrece el nuevo chip de IBM en comparación con los chips de 2 nm de la generación anterior?»,»acceptedAnswer»:{«@type»:»Answer»,»text»:»El chip de 0,7 nm ofrece hasta un 50% más de rendimiento o hasta un 70% más de eficiencia energética en comparación con el predecesor de 2 nm de IBM, dependiendo de cómo se configure la arquitectura para una aplicación determinada.»}},{«@type»:»Question»,»name»:»¿Cuándo podría producirse comercialmente la tecnología de chip sub-1 nm de IBM?»,»acceptedAnswer»:{«@type»:»Answer»,»text»:»IBM estima que la producción podría producirse en un plazo de cinco años, siempre que la tecnología nanostack demuestre ser escalable a una fabricación de alto volumen y siga siendo competitiva frente a los avances de otras empresas de semiconductores.»}}]}
Artículo producido con la ayuda de inteligencia artificial y revisado por el equipo editorial.
